Patent number:

JP5232494

Publication date:

1993-09-10

Inventor:

MATSUMOTO SHINZO; TSUJITA YOSHIYUKI; SATO

YUKIHIRO

Applicant:

HITACHI LTD

Classification:

- international:

G02F1/1345

- european:

Application number: JP19920034743 19920221 Priority number(s): JP19920034743 19920221

Report a data error here

Abstract of JP5232494

PURPOSE:To suppress the generation of electric corrosion by covering an external connecting terminals with at least either of a protective film or base film. CONSTITUTION:The AI pattern position of a terminal leading-out part is confined within a sealing pattern SL and the protective film PSV 1 is extended up to TCPF to cover the terminal leading-out part. Namely, the front ends on the outer side of the terminals TTM respectively correspond to the input and output of a semiconductor integrated circuit chip and are connected by soldering, etc., to a CRT/TFT conversion circuit and power source circuit and by an anisotropic conductive film ACF to a liquid crystal display panel. A package TCP is so connected to the panel that the front end thereof covers the protective film PSV 1 exposing the connecting terminals DTM on the panel side. Then, the external connecting terminal DTM (GTM) is coated with at least either of the protective film PSV 1 or the package TCP and is, therefore, strong to the electric corrosion.

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-232494

(43)公開日 平成5年(1993)9月10日

(51) Int. Cl. ⁵

識別記号

FΙ

G02F 1/1345

9018-2K

審査請求 未請求 請求項の数4 (全19頁)


(21)出願番号	特願平4-34743	(71)出願人 000005108
		株式会社日立製作所
(22)出顧日	平成4年(1992)2月21日	東京都千代田区神田駿河台四丁目6番地
		(72)発明者 松本 信三
		千葉県茂原市早野3300番地 株式会社日立
		製作所茂原工場内
		(72)発明者 辻田 嘉之
		千葉県茂原市早野3300番地 株式会社日立
		製作所茂原工場内
		(72)発明者 佐藤 幸宏
		千葉県茂原市早野3300番地 株式会社日立
		製作所茂原工場内
		(74)代理人 弁理士 小川 勝男
		1

(54) 【発明の名称】液晶表示装置

(57) 【要約】

【目的】外部接続端子やそれにつながる引出配線の電触 を防止すること。

【構成】A1を含む外部接続端子部DTMへの引出配線の導電層d3がシール部SLの内側に留められ、また外部接続端子DTM、GTMは保護膜PSV1かフレキシブル配線基板のベースフィルムBF1の少なくとも一方で覆われる構成とする。



【特許請求の範囲】

【請求項1】 画素電極と該画素電極に駆動信号を伝達す る薄膜トランジスタとを有する画素を複数個形成したマ トリクス部を備えた第1の基板と、上記画素電極に対向 する対向電極層を形成した第2の基板と、液晶層と、上 記第1及び第2の基板間で上記液晶層を閉じ込めるシー ルパターンと、第1の導体層を含む複数の外部接続端子 と、A1を含む第2の導体層を含み複数の上記トランジ スタを接続する複数のマトリクス配線と、上記外部接続 端子と上記マトリクス配線の各々を接続し上記シールパ 10 ターンに跨って形成された複数の引出配線とを具備して 成り、上記引出配線は上記マトリクス配線との電気的接 触部から上記外部接続端子に至るまで上記第1の導体層 を有し、上記接触部から上記外部接続端子に向けて上記 シールパターンの外側に越えない範囲で上記第2の導体 層を更に有し、上記範囲では上記第2の導体層は間に絶 緑層を介在させること無く上記第1の導体層に電気的に 接触していることを特徴とする液晶表示装置。

【請求項2】上記第1の導体層は透明体であり、上記範 囲において上記第2の導体層は上記第1の導体層にCr 20 を含む他の導体層を介して電気的に接触していることを 特徴とする請求項1記載の液晶表示装置。

【請求項3】上記マトリクス配線の各々は複数の上記ト ランジスタのソース・ドレインを電気的に接続して成る ことを特徴とする請求項1または2記載の液晶表示装 置。

【請求項4】画素電極と該画素電極に駆動信号を伝達す る薄膜トランジスタとを有する画素を複数個形成したマ トリクス部を備えた第1の基板と、上記画素電極に対向 する対向電極層を形成した第2の基板と、液晶層と、上 30 記第1及び第2の基板間で上記液晶層を閉じ込めるシー ルパターンと、該シールパターンの外側に形成された複 数の外部接続端子と、上記トランジスタを覆う保護絶縁 層と、上記外部接続端子に電気的に接続される複数の出 力端子を有し、該出力端子に駆動信号を供給する集積回 路を搭載したフレキシブル配線基板とを具備して成り、 上記保護層と同じレベルの層が上記シールパターンに跨 り、上記外部接続端子の一部を覆いかつ他部を露出する ように形成され、上記配線基板の端部は上記シールパタ を特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置、特に薄膜 トランジスタを使用したアクティブマトリクス液晶表示 デバイスに関する。

[0002]

【従来の技術】薄膜トランジスタを使用したアクティブ マトリクス液晶表示デバイスは例えば特開昭63-30 9921号公報で知られている。

【0003】アクティブマトリクス方式の液晶表示装置 は、マトリックス状に配列された複数の画素電極の各々 に対応して非線形素子(スイッチング素子)を設けたもの である。液晶は上下の基板の隙間に封入・封止され、一 体化したセルとなる。モジュール組立て工程では、異方 性導電膜ACFを使用し、セル側端子とテープキャリア パッケージTCP側端子を接続する。従来は、一体化し たセルに組み立てた後での超音波洗浄やモジュール組立 て工程でのTCP圧着前の端子洗浄作業時にA1パター ン上の保護膜(PSV1)が剥がれる問題が生じた。こ の保護膜剥がれは、高温高湿テスト後の端子間電蝕の原 因となることがわかった。また、保護膜とTABの間に 導体パターンが露出した部分があると、エポキシ樹脂E PXやシリコーン樹脂SILを塗布しても信頼性上十分 でなく、端子間電蝕の原因となることがわかった。この ため、端子引き出し部のA1パターン位置及び保護膜位 置について規定する必要が生じた。

【0004】また、信号線側は、絶えずビデオ信号ある いはデジタル信号が入力され、デューティが高いため、 より良好な信頼性設計が必要になる。高温高湿テスト結 果でも、信号線側が先に電蝕を生じ、走査線側は異常無 い場合が多かった。このため、本発明はとりわけ信号線 側で有効である。

[0005]

【発明が解決しようとする課題】本発明の一つの目的は 信頼性の高い液晶表示デバイスを提供することにある。 【0006】本発明の他の目的は、髙精細化に伴い端子 ピッチが小さくなるため、更に顕著となる高温高湿テス ト後の端子間電蝕の不良を防止することができる液晶表 示デバイスを提供することである。

[0007]

【課題を解決するための手段】本発明の一実施例によれ ば、映像信号線に斜め配線を介して端子が接続された液 晶表示素子において、端子引き出し部のA1パターン位 置はシールパターンSL内におさめ、保護膜PSV1は TCP下まで伸ばし端子引き出し部を被覆した液晶表示 デバイスが提供される。

[0008]

【作用】このような液晶表示デバイスによれば、液晶組 ーンの外側で上記同じレベルの層に重ねられていること 40 立て工程やモジュール工程でのメカニカルストレスを受 けても、密着力の弱いAl材と保護膜がシール内に有る 為剥がれが防止でき、また、引き出し配線が全て保護膜 で覆われる為露出した導体パターンが無く、直接外気に 接触しにくくなり、高温高湿テスト信頼性が良好であ る。

[0009]

【実施例】本発明、本発明の更に他の目的及び本発明の 更に他の特徴は図面を参照した以下の説明から明らかと なるであろう。

【0010】(アクティブ・マトリクス液晶表示装置) 50

以下、アクティブ・マトリクス方式のカラー液晶表示装 置にこの発明を適用した実施例を説明する。なお、以下 説明する図面で、同一機能を有するものは同一符号を付 け、その繰り返しの説明は省略する。

【0011】(マトリクス部の概要)図1はこの発明が 適用されるアクティブ・マトリクス方式カラー液晶表示 装置の一画素とその周辺を示す平面図、図2は図1の2 -2切断線における断面を示す図、図3は図1の3-3 切断線における断面図である。また、図4には図1に示 す画素を複数配置したときの平面図を示す。

【0012】図1に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) DLとの交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ スタTFT、透明画素電極ITO1および保持容量素子 Caddを含む。走査信号線GLは列方向に延在し、行方 向に複数本配置されている。映像信号線DLは行方向に 延在し、列方向に複数本配置されている。

【0013】図2に示すように、液晶LCを基準に下部 20 透明ガラス基板SUB1側には薄膜トランジスタTFT および透明画素電極ITO1が形成され、上部透明ガラ ス基板SUB2側にはカラーフィルタFIL、遮光用プ ラックマトリクスパターンBMが形成されている。下部 透明ガラス基板SUB1はたとえば1.1mm程度の厚さ で構成されている。また、透明ガラス基板SUB1、S UB2の両面にはディップ処理等によって形成された酸 化シリコン膜SIOが設けられている。このため、透明 ガラス基板SUB1、SUB2の表面に鋭い傷があった としても、鋭い傷を酸化シリコン膜SIOで覆うことが 30 できるので、その上にデポジットされる走査信号線G L、遮光膜BM等の膜質を均質に保つことができる。

【0014】上部透明ガラス基板SUB2の内側(液晶 LC側) の表面には、遮光膜BM、カラーフィルタFI L、保護膜PSV2、共通透明画素電極ITO2(CO M) および上部配向膜ORI2が順次積層して設けられ ている。

【0015】(マトリクス周辺の概要)図16は上下の ガラス基板SUB1, SUB2を含む表示パネルPNL 周辺部を更に誇張した平面を、図18は図16及び図1 7のパネル左上角部に対応するシール部 S L 付近の拡大 平面を示す図である。また、図19は図2の断面を中央 にして、左側に図18の19a-19a切断線における 断面を、右側に映像信号駆動回路が接続されるべき外部 接続端子DTM付近の断面を示す図である。同様に図2 0は、左側に走査回路が接続されるべき外部接続端子G TM付近の断面を、右側に外部接続端子が無いところの シール部付近の断面を示す図である。

【0016】このパネルの製造では、小さいサイズであ 50 部INJから液晶LCを注入し、注入口INJをエポキ

ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図16~図18は後者の例を示 すもので、図16、図17の両図とも上下基板SUB 1, SUB2の切断後を、図18は切断前を表してお り、LNは両基板の切断前の縁を、CT1とCT2はそ 10 れぞれ基板SUB1、SUB2の切断すべき位置を示 す。いずれの場合も、完成状態では外部接続端子群T g, Td (添字略)が存在する(図で上下辺と左辺の) 部分はそれらを露出するように上側基板SUB2の大き さが下側基板SUB1よりも内側に制限されている。端 子群Tg,Tdはそれぞれ後述する走査回路接続用端子 GTM、映像信号回路接続用端子DTMとそれらの引出 配線部を集積回路チップCHIが搭載されたテープキャ リアパッケージTCP (図20、図21) の単位に複数 本まとめて名付けたものである。各群のマトリクス部か ら外部接続端子部に至るまでの引出配線は、両端に近づ ·くにつれ傾斜している。これは、パッケージTCPの配 列ピッチ及び各パッケージTCPにおける接続端子ピッ チに表示パネルPNLの端子DTM, GTMを合わせる ためである。

【0017】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口INJを除き、液晶LC を封止するようにシールパターンSLが形成される。シ ール材は例えばエポキシ樹脂から成る。上部透明ガラス 基板SUB2側の共通透明画素電極ITO2は、少なく とも一箇所において、本実施例ではパネルの4角で銀ペ ースト材AGPによって下部透明ガラス基板SUB1側 に形成されたその引出配線INTに接続されている。こ の引出配線INTは後述するゲート端子GTM、ドレイ ン端子DTMと同一製造工程で形成される。

【0018】配向膜ORI1、ORI2、透明画素電極 ITO1、共通透明画素電極ITO2、それぞれの層 は、シールパターンSLの内側に形成される。偏光板P OL1、POL2はそれぞれ下部透明ガラス基板SUB 1、上部透明ガラス基板SUB2の外側の表面に形成さ のマトリクス(AR)周辺の要部平面を、図17はその 40 れている。液晶LCは液晶分子の向きを設定する下部配 向膜ORI1と上部配向膜ORI2との間でシールパタ ーンSLで仕切られた領域に封入されている。下部配向 膜ORI1は下部透明ガラス基板SUB1側の保護膜P SV1の上部に形成される。

> 【0019】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口

シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0020】(薄膜トランジスタTFT)薄膜トランジ スタTFTは、ゲート電極GTに正のパイアスを印加す ると、ソースードレイン間のチャネル抵抗が小さくな り、バイアスを零にすると、チャネル抵抗は大きくなる ように動作する。

【0021】各画素の薄膜トランジスタTFTは、画素 内において2つ(複数)に分割され、薄膜トランジスタ

(分割薄膜トランジスタ) TFT1 およびTFT2 で構 10 成されている。薄膜トランジスタTFT1、TFT2の それぞれは実質的に同一サイズ(チャネル長、チャネル 幅が同じ)で構成されている。この分割された薄膜トラ ンジスタTFT1、TFT2のそれぞれは、ゲート電極 GT、ゲート絶縁膜GI、i型(真性、intrinsic、導 電型決定不純物がドープされていない)非晶質シリコン (Si) からなるi型半導体層AS、一対のソース電極 SD1、ドレイン電極SD2を有す。なお、ソース、ド レインは本来その間のバイアス極性によって決まるもの で、この液晶表示装置の回路ではその極性は動作中反転 20 するので、ソース、ドレインは動作中入れ替わると理解 されたい。しかし、以下の説明では、便宜上一方をソー ス、他方をドレインと固定して表現する。

【0022】 (ゲート電極GT) ゲート電極GTは図5 (図1の第2導電膜g2およびi型半導体層ASのみを 描いた平面図)に示すように、走査信号線GLから垂直 方向(図1および図5において上方向)に突出する形状 で構成されている(T字形状に分岐されている)。ゲー ト電極GTは薄膜トランジスタTFT1、TFT2のそ れぞれの能動領域を越えるよう突出している。薄膜トラ ンジスタTFT1、TFT2のそれぞれのゲート電極G Tは、一体に(共通ゲート電極として)構成されてお り、走査信号線GLに連続して形成されている。本例で は、ゲート電極GTは、単層の第2導電膜g2で形成さ れている。第2導電膜g2はたとえばスパッタで形成さ れたアルミニウム(A1)膜を用い、1000~550 0 A程度の膜厚で形成する。また、ゲート電極GT上に はA1の陽極酸化膜AOFが設けられている。

【0023】このゲート電極GTは図1、図2および図 5に示されているように、i型半導体層ASを完全に覆 40 うよう(下方からみて)それより大き目に形成される。 したがって、下部透明ガラス基板SUB1の下方に蛍光 灯等のパックライトBLを取り付けた場合、この不透明 なAlからなるゲート電極GTが影となって、i型半導 体層ASにはバックライト光が当たらず、光照射による 導電現象すなわち薄膜トランジスタTFTのオフ特性劣 化は起きにくくなる。なお、ゲート電極GTの本来の大 きさは、ソース電極SD1とドレイン電極SD2との間 をまたがるに最低限必要な(ゲート電極GTとソース電 極SD1、ドレイン電極SD2との位置合わせ余裕分も 50 TO1は液晶表示部の画素電極の一方を構成する。

含めて) 幅を持ち、チャネル幅Wを決めるその奥行き長 さはソース電極SD1とドレイン電極SD2との間の距 離(チャネル長)しとの比、すなわち相互コンダクタン スgmを決定するファクタW/Lをいくつにするかによっ て決められる。この液晶表示装置におけるゲート電極G Tの大きさはもちろん、上述した本来の大きさよりも大 きくされる。

【0024】(走査信号線GL)走査信号線GLは第2 導電膜 g 2 で構成されている。この走査信号線 G L の第 2導電膜g2はゲート電極GTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。ま た、走査信号線GL上にもAlの陽極酸化膜AOFが設 けられている。

【0025】(絶縁膜GI)絶縁膜GIは薄膜トランジ スタTFT1、TFT2のそれぞれのゲート絶縁膜とし て使用される。絶縁膜GIはゲート電極GTおよび走査 信号線GLの上層に形成されている。絶縁膜GIはたと えばプラズマCVDで形成された窒化シリコン膜を用 い、1200~2700Åの膜厚(この液晶表示装置で は、2000 Å程度の膜厚)で形成する。ゲート絶縁膜 GIは図18に示すように、マトリクス部ARの全体を 囲むように形成され、周辺部は外部接続端子DTM,G TMを露出するよう除去されている。

【0026】(i型半導体層AS)i型半導体層AS は、図5に示すように、複数に分割された薄膜トランジ スタTFT1、TFT2のそれぞれのチャネル形成領域 として使用される。i型半導体層ASは非晶質シリコン 膜または多結晶シリコン膜で形成し、200~2200 Aの膜厚(この液晶表示装置では、2000A程度の膜 30 厚) で形成する。

【0027】このi型半導体層ASは、供給ガスの成分 を変えてSi,N,からなるゲート絶縁膜として使用され る絶縁膜GIの形成に連続して、同じプラズマCVD装 置で、しかもそのプラズマCVD装置から外部に露出す ることなく形成される。また、オーミックコンタクト用 のリン(P)を2.5%ドープしたN(+)型半導体層 d 0 (図2) も同様に連続して200~500人の膜厚 (この液晶表示装置では、300Å程度の膜厚)で形成 される。しかる後、下部透明ガラス基板SUB1はCV D装置から外に取り出され、写真処理技術によりN(+) 型半導体層 d 0 および i 型半導体層 A S は図 1 、図 2 お よび図5に示すように独立した島状にパターニングされ

【0028】i型半導体層ASは、図1および図5に示 すように、走査信号線GLと映像信号線DLとの交差部 (クロスオーバ部) の両者間にも設けられている。この 交差部のi型半導体層ASは交差部における走査信号線 GLと映像信号線DLとの短絡を低減する。

【0029】 (透明画素電極 I T O 1) 透明画素電極 I

【0030】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。なお、2つの薄膜トランジスタ TFT1、TFT2に同時に欠陥が発生することは稀で を極めて小さくすることができる。透明画素電極ITO 1は第1導電膜 d1によって構成されており、この第1 導電膜d1はスパッタリングで形成された透明導電膜

(Indium-Tin-Oxide ITO:ネサ膜) からなり、10 00~200人の膜厚(この液晶表示装置では、14 00 Å程度の膜厚) で形成される。

【0031】 (ソース電極SD1、ドレイン電極SD 2) 複数に分割された薄膜トランジスタTFT1、TF T2のそれぞれのソース電極SD1とドレイン電極SD 2とは、図1、図2および図6 (図1の第1~第3導電 20 膜d1~d3のみを描いた平面図)に示すように、i型 半導体層AS上にそれぞれ離隔して設けられている。

【0032】ソース電極SD1、ドレイン電極SD2の それぞれは、N(+)型半導体層 d 0 に接触する下層側か ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ て構成されている。ソース電極SD1の第2導電膜d2 および第3導電膜d3は、ドレイン電極SD2の第2導 電膜 d 2 および第 3 導電膜 d 3 と同一製造工程で形成さ れる。

【0033】第2導電膜d2はスパッタで形成したクロ 30 ム (Cr) 膜を用い、500~1000Åの膜厚(この 液晶表示装置では、600Å程度の膜厚)で形成する。 Cr膜は膜厚を厚く形成するとストレスが大きくなるの で、2000A程度の膜厚を越えない範囲で形成する。 Cr膜はN(+)型半導体層d0との接触が良好である。 Cr膜は後述する第3導電膜d3のAlがN(+)型半導 体層 d 0 に拡散することを防止するいわゆるバリア層を 構成する。第2導電膜d2として、Cr膜の他に高融点 金属(Mo、Ti、Ta、W) 膜、高融点金属シリサイ ド (MoSi,、TiSi,、TaSi,、WSi,) 膜を 用いてもよい。

【0034】第3導電膜d3はA1のスパッタリングで 3000~5000Åの膜厚(この液晶表示装置では、 4000A程度の膜厚) に形成される。A1膜はCr膜 に比べてストレスが小さく、厚い膜厚に形成することが 可能で、ソース電極 SD1、ドレイン電極 SD2 および 映像信号線DLの抵抗値を低減するように構成されてい る。第3導電膜d3として純A1膜の他にシリコンや銅 (Cu) を添加物として含有させたAI膜を用いてもよ 11

【0035】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N(+)型半導体層d0が除去される。つまり、 i型半導体層AS上に残っていたN(+)型半導体層d0 は第2導電膜 d 2、第3導電膜 d 3以外の部分がセルフ アラインで除去される。このとき、N(+)型半導体層 d 0はその厚さ分は全て除去されるようエッチングされる ので、i型半導体層ASも若干その表面部分がエッチン あり、このような冗長方式により点欠陥や線欠陥の確率 10 グされるが、その程度はエッチング時間で制御すればよ

> 【0036】ソース電極SD1は透明画素電極ITO1 に接続されている。ソース電極SD1は、i型半導体層 AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの 膜厚、 i 型半導体層ASの膜厚およびN(+)型半導体層 dOの膜厚を加算した膜厚に相当する段差)に沿って構 成されている。具体的には、ソース電極SD1は、i型 半導体層ASの段差に沿って形成された第2導電膜d2 と、この第2導電膜d2の上部に形成した第3導電膜d 3とで構成されている。ソース電極SD1の第3導電膜 d 3 は第2 導電膜 d 2 の C r 膜がストレスの増大から厚 く形成できず、i型半導体層ASの段差形状を乗り越え られないので、このi型半導体層ASを乗り越えるため に構成されている。つまり、第3導電膜d3は厚く形成 することでステップカバレッジを向上している。第3導 電膜d3は厚く形成できるので、ソース電極SD1の抵 抗値 (ドレイン電極SD2や映像信号線DLについても 同様)の低減に大きく寄与している。

【0037】(保護膜PSV1)薄膜トランジスタTF Tおよび透明画素電極 I TO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に薄膜トランジス タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1はたとえばプラズマCVD装置で形成した酸 化シリコン膜や窒化シリコン膜で形成されており、1μ m程度の膜厚で形成する。

【0038】保護膜PSV1は図18に示すように、マ トリクス部ARの全体を囲むように形成され、周辺部は 外部接続端子DTM、GTMを露出するよう除去され、 40 また上基板側SUB2の共通電極COMを下側基板SU B1の外部接続端子接続用引出配線 INTに銀ペースト AGPで接続する部分も除去されている。保護膜PSV 1とゲート絶縁膜GIの厚さ関係に関しては、前者は保 護効果を考え厚くされ、後者はトランジスタの相互コン ダクタンスgmを薄くされる。従って図18に示すよう に、保護効果の高い保護膜PSV1は周辺部もできるだ け広い範囲に亘って保護するようゲート絶縁膜GIより も大きく形成されている。

【0039】(遮光膜BM)上部透明ガラス基板SUB 2 側には、外部光 (図2では上方からの光) がチャネル 形成領域として使用されるi型半導体層ASに入射されないように、遮光膜BMが設けられ、遮光膜BMは図7のハッチングに示すようなパターンとされている。なお、図7は図1におけるITO膜からなる第1導電膜d1、カラーフィルタFILおよび遮光膜BMのみを描いた平面図である。遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、この液晶表示装置ではクロム膜がスパッタリングで1300A程度の膜厚に形成される。

【0040】従って、薄膜トランジスタTFT1、TF 10 T2のi型半導体層ASは上下にある遮光膜BMおよび 大き目のゲート電極GTによってサンドイッチにされ、 その部分は外部の自然光やバックライト光が当たらなく なる。遮光膜BMは図7のハッチング部分で示すよう に、画素の周囲に形成され、つまり遮光膜BMは格子状 に形成され(プラックマトリクス)、この格子で1画素 の有効表示領域が仕切られている。従って、各画素の輪 郭が遮光膜BMによってはっきりとし、コントラストが 向上する。つまり、遮光膜BMはi型半導体層ASに対 する遮光とブラックマトリクスとの2つの機能をもつ。 【0041】また、透明画素電極ITO1のラピング方 向の根本側のエッジ部に対向する部分 (図1右下部分) が遮光膜BMによって遮光されているから、上記部分に ドメインが発生したとしても、ドメインが見えないの で、表示特性が劣化することはない。

【0042】なお、バックライトを上部透明ガラス基板 SUB2側に取り付け、下部透明ガラス基板SUB1を 観察側(外部露出側)とすることもできる。

【0043】遮光膜BMは周辺部にも図17に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図7に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図17~図20に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0044】 (カラーフィルタFIL) カラーフィルタ

FILはアクリル樹脂等の樹脂材料で形成される染色基 40 材に染料を着色して構成されている。カラーフィルタド ILは画素に対向する位置にストライプ状に形成され (図8)、染め分けられている (図8は図4の第1導電 膜膜 d1、遮光膜 BMおよびカラーフィルタ FILのみを描いたもので、B、R、Gの各カラーフィルターFI Lはそれぞれ、45°、135°、クロスのハッチを施してある)。カラーフィルタ FILは図 7、9に示すように透明画素電極 ITO1の全てを覆うように大き目に形成され、遮光膜 BMはカラーフィルタ FILおよび透明画素電極 ITO1のエッジ部分と重なるよう透明画素 50

電極ITO1の周縁部より内側に形成されている。

【0045】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0046】(保護膜PSV2)保護膜PSV2はカラーフィルタFILを異なる色に染め分けた染料が液晶L Cに漏れることを防止するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の 透明樹脂材料で形成されている。

【0047】(共通透明画素電極ITO2)共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加されるロウレベルの駆動電圧Vdminとハイレベルの駆動電圧Vdmaxとの中間電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図17、図18を参照されたい。

【0048】(ゲート端子部)図9は表示マトリクスの30 走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB-B切断線における断面を示している。なお、同図は図18下方付近に対応し、斜め配線の部分は

便宜状一直線状で表した。

【0049】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物Al,O,膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0050】図中AL層g2は、判り易くするためハッ

30

11

チを施してあるが、陽極化成されない領域は櫛状にパタ ーニングされている。これは、A1層の幅が広いと表面 にホイスカが発生するので、1本1本の幅は狭くし、そ れらを複数本並列に束ねた構成とすることにより、ホイ スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。

【0051】ゲート端子GTMは酸化珪素SIO層と接 着性が良くA1等よりも耐電触性の高いCr層g1と、 更にその表面を保護し画素電極 I T O 1 と同レベル (同 10 層、同時形成)の透明導電層 d 1 とで構成されている。 なお、ゲート絶縁膜GI上及びその側面部に形成された 導電層 d 2 及び d 3 は、導電層 d 3 や d 2 のエッチング 時ピンホール等が原因で導電層g2やg1が一緒にエッ チングされないようその領域をホトレジストで覆ってい た結果として残っているものである。又、ゲート絶縁膜 GIを乗り越えて右方向に延長されたITO層dlは同 様な対策を更に万全とさせたものである。

【0052】平面図において、ゲート絶縁膜GIはその 境界線よりも右側に、保護膜PSV1もその境界線より 20 も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 図18に示すように上下に複数本並べられ端子群Tg (図17、図18) が構成され、ゲート端子の左端は、 製造過程では、基板の切断領域CT1を越えて延長され 配線SHgによって短絡される。製造過程におけるこの ような短絡線SHgは陽極化成時の給電と、配向膜OR I 1 のラピング時等の静電破壊防止に役立つ。

【0053】 (ドレイン端子DTM) 図10は映像信号 線DLからその外部接続端子DTMまでの接続を示す図 であり、 (A) はその平面を示し、 (B) は (A) のB -B切断線における断面を示す。なお、同図は図18右 上付近に対応し、図面の向きは便宜上変えてあるが右端 方向が基板SUB1の上端部(又は下端部)に該当す

【0054】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D 40 TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM は、図18に示すように端子群Td(添字省略)を構成 し基板SUB1の切断線CT1を越えて更に延長され、 製造過程中は静電破壊防止のためその全てが互いに配線 SHdによって短絡される。検査端子TSTdが存在す る映像信号線DLのマトリクスを挟んで反対側にはドレ 50

イン接続端子が接続され、逆にドレイン接続端子DTM が存在する映像信号線DLのマトリクスを挟んで反対側 には検査端子が接続される。

【0055】ドレイン接続端子DTMは前述したゲート 端子GTMと同様な理由でCr層g1及びITO層d1 の2層で形成されており、ゲート絶縁膜GIを除去した 部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ る。端子DTM上では外部回路との接続を行うため保護 膜PSV1は勿論のこと取り除かれている。AOは前述 した陽極酸化マスクでありその境界線はマトリクス全体 をを大きく囲むように形成され、図ではその境界線から 左側がマスクで覆われるが、この図で覆われない部分に は層g2が存在しないのでこのパターンは直接は関係し

【0056】マトリクス部からドレイン端子部DTMま での引出配線は図19の(C)部にも示されるように、 ドレイン端子部DTMと同じレベルの層d1, g1のす ぐ上に映像信号線DLと同じレベルの層d2, d3がシ ールパターンSLの途中まで積層された構造になってい るが、これは断線の確率を最小限に押さえ、電触し易い A1層d3を保護膜PSV1やシールパターンSLでで きるだけ保護する狙いである。

【0057】 (保持容量素子Caddの構造) 透明画素電 極ITO1は、薄膜トランジスタTFTと接続される端 部と反対側の端部において、隣りの走査信号線GLと重 なるように形成されている。この重ね合わせは、図1、 図3からも明らかなように、透明画素電極 I TO1を一 方の電極PL2とし、隣りの走査信号線GLを他方の電 極PL1とする保持容量素子(静電容量素子) Caddを 構成する。この保持容量素子Caddの誘電体膜は、薄膜 トランジスタTFTのゲート絶縁膜として使用される絶 緑膜GIおよび陽極酸化膜AOFで構成されている。

【0058】保持容量素子Caddは、図5からも明らか なように、走査信号線GLの第2導電膜g2の幅を広げ た部分に形成されている。なお、映像信号線DLと交差 する部分の第2導電膜g2は映像信号線DLとの短絡の 確率を小さくするため細くされている。

【0059】保持容量素子Caddの電極PL1の段差部 において透明画素電極ITO1が断線しても、その段差 をまたがるように形成された第2導電膜 d 2 および第3 導電膜 d 3 で構成された島領域によってその不良は補償 される。

【0060】(表示装置全体等価回路)表示マトリクス 部の等価回路とその周辺回路の結線図を図11に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し て描かれている。ARは複数の画素を二次元状に配列し たマトリクス・アレイである。

【0061】図中、Xは映像信号線DLを意味し、添字

G、BおよびRがそれぞれ緑、青および赤画素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, …, endは走査タイミングの順序に従って 付加されている。

【0062】映像信号線X(添字省略)は交互に上側 (または奇数) 映像信号駆動回路 He、下側(または偶 数)映像信号駆動回路Hoに接続されている。

【0063】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0064】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0065】(保持容量素子Caddの等価回路とその動 作) 図1に示される画素の等価回路を図12に示す。図 12において、Cgsは薄膜トランジスタTFTのゲート 電極GTとソース電極SD1との間に形成される寄生容 量である。寄生容量Cgsの誘電体膜は絶縁膜GIおよび 陽極酸化膜AOFである。Cpixは透明画素電極ITO 1 (PIX) と共通透明画素電極ITO2 (COM)と の間に形成される液晶容量である。液晶容量Cpixの誘 電体膜は液晶して、保護膜PSV1および配向膜ORI 1、ORI2である。Vlcは中点電位である。

【0066】保持容量素子Caddは、薄膜トランジスタ TFTがスイッチングするとき、中点電位(画素電極電 位) Vlcに対するゲート電位変化 ΔVgの影響を低減す るように働く。この様子を式で表すと、次式のようにな る。

[0067]

 $\Delta Vlc = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta Vg$ ここで、ΔVlcはΔVgによる中点電位の変化分を表わ す。この変化分AVIcは液晶LCに加わる直流成分の原 因となるが、保持容量Caddを大きくすればする程、そ の値を小さくすることができる。また、保持容量素子C addは放電時間を長くする作用もあり、薄膜トランジス タTFTがオフした後の映像情報を長く蓄積する。液晶 LCに印加される直流成分の低減は、液晶LCの寿命を 向上し、液晶表示画面の切り替え時に前の画像が残るい わゆる焼き付きを低減することができる。

【0068】前述したように、ゲート電極GTはi型半 導体層ASを完全に覆うよう大きくされている分、ソー ス電極SD1、ドレイン電極SD2とのオーパラップ面 積が増え、従って寄生容量Cgsが大きくなり、中点電位 VIcはゲート(走査)信号Vgの影響を受け易くなると いう逆効果が生じる。しかし、保持容量素子Caddを設 けることによりこのデメリットも解消することができ

【0069】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4⋅C 50 れを示す。工程Dを除き工程A~工程Ⅰは各写真処理に

pix < Cadd < 8 · Cpix)、寄生容量 Cgs に対して 8 ~ 3 2倍 (8·Cgs < Cadd < 32·Cgs) 程度の値に設定す

【0070】(保持容量素子Cadd電極線の結線方法) 保持容量電極線としてのみ使用される初段の走査信号線 GL (Y。) は、図11に示すように、共通透明画素電 極ITO2 (Vcom) と同じ電位にする。図18の例で は、初段の走査信号線は端子GT0、引出線INT、端 子DTO及び外部配線を通じて共通電極COMに短絡さ れる。或いは、初段の保持容量電極線Y。は最終段の走 査信号線Yendに接続、Vcom以外の直流電位点(交流接 地点) に接続するかまたは垂直走査回路Vから1つ余分 に走査パルスY。を受けるように接続してもよい。

【0071】(外部回路との接続構造)図21は走査信 号駆動回路Vや映像信号駆動回路He, Hoを構成す る、集積回路チップCHIがフレキシブル配線基板(通 称TAB、Tape Automated Bonding) に搭載されたテー プキャリアパッケージTCPの断面構造を示す図であ り、図22はそれを液晶表示パネルの、本例では映像信 20 号回路用端子DTMに接続した状態を示す要部断面図で ある。

【0072】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 力端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのボンディングパッドPADがいわゆるフェースダ ウンボンディング法により接続される。端子TTB、T TMの外側の先端部(通称アウターリード)はそれぞれ 半導体集積回路チップCHIの入力及び出力に対応し、 30 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。パッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM(GTM)は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0073】BF1はポリイミド等からなるベースフィ ルムであり、SRSは半田付けの際半田が余計なところ 40 へつかないようにマスクするためのソルダレジスト膜で ある。シールパターンSLの外側の上下ガラス基板の隙 間は洗浄後エポキシ樹脂EPX等により保護され、パッ ケージTCPと上側基板SUB2の間には更にシリコー ン樹脂SILが充填され保護が多重化されている。

【0074】 (製造方法) つぎに、上述した液晶表示装 置の基板SUB1側の製造方法について図13~図15 を参照して説明する。なお同図において、中央の文字は 工程名の略称であり、左側は図2に示す画素部分、右側 は図9に示すゲート端子付近の断面形状でみた加工の流 対応して区分けしたもので、各工程のいずれの断面図も 写真処理後の加工が終わりフォトレジストを除去した段 階を示している。なお、写真処理とは本説明ではフォト レジストの塗布からマスクを使用した選択露光を経てそ れを現像するまでの一連の作業を示すものとし、繰返し の説明は避ける。以下区分けした工程に従って、説明す

【0075】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 10 により設けたのち、500℃、60分間のベークを行な う。下部透明ガラス基板SUB1上に膜厚が1100Å のクロムからなる第1導電膜g1をスパッタリングによ り設け、写真処理後、エッチング液として硝酸第2セリ ウムアンモニウム溶液で第1導電膜g1を選択的にエッ チングする。それによって、ゲート端子GTM、ドレイ ン端子DTM、ゲート端子GTMを接続する陽極酸化バ スラインSHg、ドレイン端子DTMを短絡するパスラ インSHd、陽極酸化パスラインSHgに接続された陽 極酸化パッド(図示せず)を形成する。

【0076】工程B、図13

膜厚が2800ÅのAl-Pd、Al-Si、Al-S i-Ti、Al-Si-Cu等からなる第2導電膜g2 をスパッタリングにより設ける。写真処理後、リン酸と 硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエ ッチングする。

【0077】工程C、図13

写真処理後(前述した陽極酸化マスクAO形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調 整した溶液をエチレングリコール液で1:9に稀釈した 30 グすることによって、保護膜PSV1を形成する。 液からなる陽極酸化液中に基板SUB1を浸漬し、化成 電流密度が 0.5mA/cm になるように調整する(定電流化 成)。次に所定のA 1, O, 膜厚が得られるのに必要な化 成電圧125Vに達するまで陽極酸化を行う。その後こ の状態で数10分保持することが望ましい(定電圧化 成)。これは均一なA1,O,膜を得る上で大事なことで ある。それによって、導電膜g2を陽極酸化され、走査 信号線GL、ゲート電極GTおよび電極PL1上に膜厚 が1800Åの陽極酸化膜AOFが形成される

工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が2000人の窒化Si膜を設 け、プラズマCVD装置にシランガス、水素ガスを導入 して、膜厚が2000Aのi型非晶質Si膜を設けたの ち、プラズマCVD装置に水素ガス、ホスフィンガスを 導入して、膜厚が300ÅのN(+)型非晶質Si膜を設 ける。

【0078】工程E、図14

写真処理後、ドライエッチングガスとしてSF。、CC 1.を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、i型半導体層 ASの島を形成する。

【0079】工程F、図14

写真処理後、ドライエッチングガスとしてSFℷを使用 して、窒化Si膜を選択的にエッチングする。

【0080】工程G、図15

膜厚が1400人のITO膜からなる第1導電膜 d 1を スパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜 d1を選択 的にエッチングすることにより、ゲート端子GTM、ド レイン端子DTMの最上層および透明画素電極 ITO1 を形成する。

【0081】工程H、図15

膜厚が600人のCェからなる第2導電膜d2をスパッ タリングにより設け、さらに膜厚が4000ÅのAl-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で 20 エッチングし、映像信号線DL、ソース電極SD1、ド レイン電極SD2を形成する。つぎに、ドライエッチン グ装置にCC1、SF。を導入して、N(+)型非晶質S i膜をエッチングすることにより、ソースとドレイン間 のN(+)型半導体層d0を選択的に除去する。

【0082】工程I、図15

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が1μmの窒化Si膜を設け る。写真処理後、ドライエッチングガスとしてSFIを 使用した写真蝕刻技術で窒化Si膜を選択的にエッチン

【0083】(変形例)前述の実施例では、保護膜PS V1はマトリクスARの全体に亘って形成されている が、マトリクス内では保護膜PSV1はトランジスタ部 のみ覆うようドット状にしたり、電圧の利用率を高める ため画素電極ITO1部のみ除去した、丁度遮光膜BM に似た格子状のパターンに形成しても良い。

[0084]

【発明の効果】上記本発明の実施例によれば、Alを含 む外部接続端子部DTMへの引出配線の導電層d3がシ 40 ール部SLの内側に留められているので、また外部接続 端子DTM, GTMは保護膜PSV1かペースフィルム BF1の少なくとも一方で覆われているため電触が起き にくい。

【図面の簡単な説明】

【図1】この発明を適用したアクティブ・マトリックス 方式のカラー液晶表示装置の液晶表示部の一画素とその 周辺を示す要部平面図である。

【図2】図1の2-2切断線における1画素とその周辺 を示す断面図である。

【図3】図1の3-3切断線における付加容量Caddの 50

断面図である。

【図4】図1に示す画素を複数配置した液晶表示部の要 部平面図である。

17

【図5】図1に示す画素の層g2,ASのみを描いた平面図である。

【図6】図1に示す画素の層d1, d2, d3のみを描いた平面図である。

【図7】図1に示す画素の画素電極層、遮光膜およびカラーフィルタ層のみを描いた平面図である。

【図8】図6に示す画素配列の画素電極層、遮光膜およ 10 びカラーフィルタ層のみを描いた要部平面図である。

【図9】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図10】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図11】アクティブ・マトリックス方式のカラー液晶 表示装置の液晶表示部を示す等価回路図である。

【図12】図1に示す画素の等価回路図である。

【図13】基板SUB1側の工程A~Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートであ 20 る。

【図14】基板SUB1側の工程D~Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図15】基板SUB1側の工程G~Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図16】表示パネルのマトリクス周辺部の構成を説明

するための平面図である。

【図17】図16の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図18】上下基板の電気的接続部を含む表示パネルの 角部の拡大平面図である。

【図19】マトリクスの画素部を中央に、両側にパネル 角付近と映像信号端子部付近を示す断面図である。

【図20】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図21】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図22】テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【符号の説明】

SUB…透明ガラス基板、GL…走査信号線、DL…映 像信号線

G I …絶縁膜、G T …ゲート電極、A S … i 型半導体層 S D …ソース電極またはドレイン電極、P S V …保護 膜、B M … 遮光膜


LC…液晶、TFT…薄膜トランジスタ、ITO…透明 画素電極

g、d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜

AO…陽極酸化マスク、GTM…ゲート端子、DTM… ドレイン端子


[図2]


図 2





【図3】

3












【図10】




[図11]




【図13】




【図14】




【図15】




【図16】



【図17】




【図18】




【図19】


図19




【図21】



[図20]



【図22】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.